没有新消息
更多内容
32、在利用FPGA/CPLD进行逻辑电路设计时,综合后的结果是(32)。 A.Verilog或VHDL等源文件 B.电路级的网表文件 C. 仿真结果 D.可烧写的编程文件
写回答